

## ОТЗЫВ

официального оппонента на диссертационную работу БУРЕНКОВА Владимира Сергеевича «Методы и средства верификации протоколов когерентности памяти», представленную на соискание ученой степени кандидата технических наук по специальности 05.13.11 – математическое и программное обеспечение вычислительных машин, комплексов и компьютерных сетей.

Актуальность темы диссертации несомненна. Оборудование, поддерживающее когерентность памяти в современных многоядерных процессорах, настолько сложно по своей природе, что исчерпывающий перебор всех его принципиально различных состояний и последовательностей срабатывания невозможен. На практике для установления корректности работы таких «физических датчиков случайных чисел» иногда ограничиваются длительным тестированием на случайно отобранных исходных данных. При этом хорошо известно, что такое тестирование способно оставить не выявленными серьезные логические ошибки в оборудовании. Работа соискателя посвящена как раз разработке формальных методов верификации протоколов когерентности, позволяющих разработчику процессора быть действительно уверенным, что логика протокола правильна.

Критической проблемой верификации протоколов когерентности является комбинаторный взрыв числа состояний модели подлежащего верификации оборудования. С одной стороны, с ростом числа процессорных ядер число состояний, которые надо проверить на корректность, быстро вырастает настолько, что становится неподъемным не только для ручного, но и для машинного перебора. С другой стороны, существуют методы представления верифицируемого оборудования в виде упрощенной модели, анализ которой исключает комбинаторный взрыв числа состояний. К сожалению, такая модель способна на «ложные срабатывания», то есть может находить некорректные состояния, в которые исходная модель (и реальное оборудование) в действительности попасть не может. Доказательство ложности таких контр-примеров невозможно без ручного вмешательства.

Основной практический результат работы видится в том, что автор аккуратно разделит автоматизируемые, с одной стороны, и требующие ручного вмешательства, с другой, аспекты верификации для конкретного метода, исключая комбинаторный взрыв. Затем он убедительно показал, что «плата» за использование такого экономного метода верификации, выражающаяся в необходимости ручного анализа контр-примеров на ложность, является приемлемой, то есть объем ручной работы, которую приходится проводить при реальной верификации реального оборудования, вполне обозрим, и может быть выполнен.

Следует отметить, что на практике как реализация преобразований модели исследуемого оборудования из одной формы в другую, так и, что очень важно, доказательство корректности таких преобразований, подразумевают большую, кропотливую работу, как машинную, так и выполняемую вручную, с текстом модели. Чтобы эта работа была осуществимой на практике, требовалось правильно выбрать язык описания модели, сформулировать ограничения на тексты, записываемые на этом языке, и дописать недостающее программное обеспечение по преобразованию этих текстов в надлежащую форму. Со всеми этими задачами автор справился прекрасно.

При всех своих достоинствах, работа не свободна и от некоторых недостатков. Вводная часть работы, несмотря на весьма солидный объем, все же не содержит в достаточной степени «выжимку» основного смысла работы в таком виде, чтобы это было понятно не вовлеченному в эту, конкретную, работу читателю. В принципе все сказано, и даже не раз, но сказано так, что услышит это, скорее всего, только тот, кто работает с автором работы за соседним столом. Впрочем, для работы, сочетающих в себе идейную новизну с большим объемом проделанной практической работы, это почти неизбежно.

Есть и более формально верифицируемые недочеты.

Так, например, на стр. 15 читаем: "под состоянием кэш-строки ... понимается состояние соответствующего контроллера". Фраза звучит контринтуитивно: ведь кэш-строк в кэш-контроллере много! Объяснение же того факта, что, для целей моделирования, удобно называть отдельным кэш-контроллером оборудование, связанное именно с единичной кэш-строкой, впервые появляется только на стр. 45.

Фраза на стр. 16 о том, что "в некоторых случаях применяется интеграция RTL-описания и программных моделей подсистемы памяти", представляется просто не совсем понятной.

Сравнение методов аппроксимации сверху и снизу на стр. 26 также изложено не совсем внятно. После неоднократного прочтения остается стойкое ощущение, что речь идет о чем-то очень и очень простом, но о чем именно - понять получается далеко не сразу.

Приведенные замечания не ставят под сомнение ценность работы в целом. Диссертация является законченным научным исследованием, предлагающим новые подходы к одному из важнейших аспектов логического проектирования многоядерных процессоров. Научные положения, выводы и рекомендации диссертации вполне обоснованы и достоверны, что подтверждается применением разработанного подхода к верификации реально разработанного процессора «Эльбрус-4С». Основные результаты диссертации опубликованы, в том числе в изданиях, входящих в Перечень ВАК. Автореферат достаточно полно отражает содержание диссертации.

Таким образом, можно заключить, что работа отвечает всем требованиям, предъявляемым к кандидатским диссертациям, а ее автор, В.С.Буренков, заслуживает присуждения ему ученой степени кандидата

технических наук по специальности 05.13.11 – математическое и программное обеспечение вычислительных машин, комплексов и компьютерных сетей.

Официальный оппонент  
доктор физ.-мат. наук  
10 апреля 2017г.

А.О.Лацис

Подпись А.О.Лациса удосто  
Ученый секретарь ИПМ им  
кандидат физ.-мат. наук

А.И.Маслов