

# Автоматизация тестирования моделей аппаратуры на основе статического анализа HDL-описаний


Смолов Сергей Александрович

Научный руководитель  
д.ф.-м.н. Петренко Александр Константинович

# Содержание

- Введение в предметную область
- Обзор существующих подходов
- Постановка задачи
- Идея решения
- Текущие результаты
- Перспективы

# Упрощенная схема разработки цифровой аппаратуры



# HDL (Hardware Definition Language)

- Много общего с ЯП (Pascal, C)
- Есть средства взаимодействия с ЯП (интерфейсы VPI, VHPI)
- Модули на HDL могут исполняться на симуляторах (Icarus Verilog, GHDL, ...)
- **VHDL, Verilog**

# Основные компоненты HDL-описаний

## ■ Модуль

- Интерфейс ( i/o ports)
- Реализация (body, state)

## ■ Процесс

- Параллельность
- Список чувствительности (sensitivity list)
  - Сигналы синхронизации (clocks)

# Некоторые аспекты тестирования аппаратуры

- Невозможность исправления готовых микросхем
  - Верификация HDL-описаний
- Рост сложности проектов
  - IP-ядра
- Трудоемкость разработки тестов вручную (J. Bergeron, 2006)
  - 70% от всего времени разработки
  - 80% от общего числа строк кода

# Методы верификации: формальный подход

## Характеристики:

- Математическое доказательство корректности
- Исчерпывающий (!!!)
- Область применения - поздние стадии проектирования

## Примеры:

- Проверка эквивалентности
  - *Сравнение HDL с другими представлениями*
- Проверка свойств
  - *Формулы темпоральной логики*

**Инструменты:** PSL, UPPAAL ...

# Методы верификации: ИМИТАЦИОННЫЙ ПОДХОД

## Характеристики:

- Запуск в симулируемом окружении
- Не исчерпывающий
- Возможно использование абстракций (!!!)

## Примеры:

- Покрытие условий/кода/ветвей функциональности
- Тесты случайные/ограничения/направленные

## Инструменты:

OS-VVM, SystemVerilog, ZamiaCAD, C++TesK HW Edition ...



# Проблемы

- Имитационный:
  - Ориентация на один HDL-язык
  - Низкий уровень автоматизации при разработке сложных (не-случайных) тестов
- Формальный:
  - Разработка модели\формул — не автоматизирована

# Постановка задачи

Предложить метод и разработать инструменты для автоматизации построения тестовых систем для верификации аппаратуры

- Независимость от HDL-языка
- Автоматическая генерация тестов (как случайных, так и более сложных)
  - Автоматные тесты

# Идея метода генерации ТЕСТОВ

- Использовать единое внутреннее представление для HDL-описаний на Verilog и VHDL
- На основе анализа представления извлекать сведения:
  - о внутренней структуре (состояние)
  - об операциях
- Генерировать шаблоны тестов


# Внутреннее представление

- Подход Clocked Guarded Actions (CGA), (University of Kaiserslautern, 2011)
  - $G(C, \dots) \rightarrow A$ , где  $G$  – охранный предикат (Guard),  $A$  – выполняемые действия (*Actions*),  $C$  – сигнал синхронизации (*Clock*)
  - HDL-модель -  $\langle S, V \rangle$ , где  $S$  – множество CGA,  $V$  – множество переменных
- Модификация – Guarded Atomic Actions (GAA)
  - $G(\dots) \rightarrow A$
  - $A$  – атомарное действие

# Извлечение GAA из кода HDL-описаний



zamiaCAD



GAA Extractor

В разработке!



# zamiaCAD

- Разработана в Tallinn University of Technology
- Расширяемая платформа для проектирования и анализа моделей аппаратуры
- Включает в себя:
  - **Внутреннее представление IG** (Instantiation Graph), не зависящее от HDL-языка
    - VHDL, Verilog (?)
  - Средства проектирования, анализа и симулирования

# zamiaCAD

The screenshot displays the ZamiaCAD software interface for editing and simulating Verilog code. The main window shows the Verilog code for the `U1_PLASMA` component, with the path `WORK.TBENCH:U1_PLASMA`. The code includes comments and assignments for signals like `address_next`, `byte_we_next`, `address`, `cpu_address`, `byte_we`, `cpu_byte_we`, `data_w`, `cpu_data_w`, and `data_r`.

The left sidebar shows the project structure for `plasma`, including components like `WORK.TBENCH(LOGIC)`, `U1_PLASMA: WORK.PLASMA`, and `U1_CPU: WORK.MLITE_CP`. The right sidebar shows the Outline view with a tree structure for `PLASMA`, including `Interfaces`, `PLASMA(LOGIC)`, `Signals`, `Units`, and `Processes`.


The bottom section shows the Simulator window for `tbench.vcd`, with a run time of 100 ns. The signal list includes `CLK`, `RESET`, `INTERRUPT`, `MEM_WRITE`, `ADDRESS ( 31 downto 2)`, `DATA_WRITE ( 31 downto 0)`, and `DATA_READ ( 31 downto 0)`. The waveform view shows the signals over time, with a vertical cursor at 10 ns and a horizontal scale from 0 to 500 ns.

# Зависимость по данным

- $GA\_1 (G1() \rightarrow A1)$  и  $GA\_2 (G2() \rightarrow A2)$  являются **зависимыми по данным**, если найдется хотя бы одна переменная\сигнал, которой в одном из ГАА присваивается значение, а в другом — её значение используется



# Граф зависимостей по данным



- Вершины графа — ГАА
- Ребра — зависимости по данным между ними

# Метод извлечения состояния: определение 1

- Часы(clock) - это:

- Входной сигнал модуля
- Размерность = 1 бит
- Значение не изменяется в присваиваниях

# Метод извлечения состояния: определение 2

## ■ Переменная состояния — это:

- Не входной сигнал
- В графе зависимостей по данным (DFG) найдется  $GAA\_1$ , в  $G$  которого значение этой переменной используется, причем в множестве аргументов  $G$  есть хотя бы одни часы
- В DFG найдется  $GAA\_2$ , в котором этой переменной присваивается некоторое значение
- В DFG есть путь из  $GAA\_1$  в  $GAA\_2$

# Определение 2: иллюстрация

```
If (clk && state) temp = init_value;
```

GAA\_1

Промежуточные  
Вычисления

GAA\_2

```
state = result_of_calc;
```

# Метод извлечения состояния

- Преобразуем HDL-описание во внутреннее представление — множество GAA
- Строим граф зависимостей по данным
- На основе предложенных определений извлекаем набор переменных состояния

# Текущие результаты

- Анализировался код 4 open-source VHDL проектов (14 000 строк кода, 42 модуля)
- На каждые 3 строки извлекался ~1 GAA
- Графы зависимостей — разреженные
- Для 10 модулей удалось извлечь состояние:
  - 30 % - \*state
  - 70 % - «адекватные» переменные (size, address)

# Ближайшие перспективы

- Извлечение сведений об операциях
- Вычисление областей допустимых значений
  - Граф потока управления\EFSM
  - Использование решателей (Z3 Solver)
- Генерация шаблонов тестов для C++TestK



Спасибо!

Вопросы?